Unidad temática 1. Ambientes de desarrollo basados en HDL
Objetivo: Analizar los principales elementos que constituyen el lenguaje de descripción de hardware (HDL), utilizando diversos tipos y ambientes de desarrollo, para implementar circuitos LSI empleando software y equipo especializado.
Temas:
1.1 Definición de Lenguaje de Descripción de Hardware (HDL)
1.2 Tipos de Lenguajes (VHDL y/o VERILOG)
1.3 Descripción de Ambientes de desarrollo
1.4 Descripción de Tarjetas de Desarrollo
1.5 Cabecera, entidad y arquitectura
1.6 Síntesis de circuitos con compuertas lógicas básicas
1.7 Comunicación entre el controlador y el hardware del PLD
Unidad temática 2. Síntesis de lógica combinacional en HDL
Objetivo: Diseñar los principales circuitos MSI, programando en lenguaje de descripción de hardware (HDL), para la implementación de sistemas combinacionales.
Temas:
2.1 Tipos de síntesis de lógica combinacional: datos booleanos, funcional y por librerías
2.2 Multiplexores y demultiplexores
2.3 Codificadores y Decodificadores
2.4 Comparadores de magnitud
2.5 Uso de librerías para el cálculo aritmético
2.6 Uso de Librerías para el cambio de base y transformación de binario a entero y decimal en HDL
Unidad temática 3. Latchs, flip-flop y registros de desplazamiento en HDL
Objetivo: Diseñar sistemas digitales secuenciales empleando la teoría de su funcionamiento, utilizando lenguaje de descripción de hardware (HDL) y software/hardware especializado, para implementar circuitos básicos de tipo secuencial.
Temas:
3.1 Sintaxis en HDL para sistemas que dependen de eventos.
3.2 Síntesis de un Flip-Flop tipo D y latch en HDL.
3.3 Registro de corrimientos de una señal y de un bus.
3.4 Diseño de contadores.
3.5 División de conteo y frecuencia.
3.6 Priorización de señales.
3.7 Almacenamiento y transferencia de datos.
Unidad temática 4. Diagramas y máquinas de estado asíncronas en HDL
Objetivo: Diseñar máquinas de estado asíncronas, utilizando lenguaje de descripción de hardware (HDL), software y hardware especializado, a fin de implementar sistemas lógico-secuenciales.
Temas:
4.1 Diseño de una máquina de estados en HDL.
4.2 Máquinas de estado de Mealy y de Moore.
4.3 Detección de secuencia de entrada.
4.4 Contadores de registro de desplazamiento.
4.5 Síntesis de un sistema de Transmisión de datos asíncrono en HDL.
Unidad temática 5. Máquinas de estado síncronas en HDL
Objetivo: Diseñar máquinas de estado síncronas, utilizando lenguaje de descripción de hardware (HDL), para la creación de hardware específico con diferentes entradas y salidas.
Temas:
5.1 Diseño de máquina de estados síncrona.
5.2 Diseño de PWM con máquina de estados en HDL.
5.3 Diseño de un controlador de entrada por teclado.
5.4 Diseño de un controlador de salida gráfico.
Unidad temática 6. Diseño Jerárquico en HDL
Objetivo: Diseñar bloques y componentes, utilizando lenguaje de descripción de hardware (HDL), para su reutilización en el diseño, actualización y mantenimiento a sistemas digitales.
Temas:
6.1 Metodología del diseño jerárquico.
6.2 Descomposición en bloques. individuales de la estructura global.
6.3 Diseño de componentes.
6.4 Diseño de un programa Top Level.
Unidad temática 7. Sistemas mínimos en HDL
Objetivo: Diseñar arquitecturas simples de sistemas mínimos en lenguaje de descripción de hardware (HDL), utilizando plantillas de diseño, para la creación de hardware con base en especificaciones.
Temas:
7.1 Definición de sistema mínimo y sus componentes.
7.2 Diseño de los componentes de un sistema mínimo en HDL.
7.3 Diseño de lista de instrucciones.
7.4 Implementación de un sistema mínimo en un PLD.
